半导体 | 模拟芯片电源噪声/可靠性Signoff

设计中的难点

s   芯片集成度/复杂度的提升使得设计者必须仔细进行低功耗设计和优化。

s   随着芯片功耗的增加，其平均电流和瞬时电流也大大增大，所以由di/dt引起封装电感产生的vdrop也非常大。

s   随着金属线宽的不断缩小，金属线的EM limit越来越小。

Ansys技术方案

s   支持主流Foundry及先进制程。

s   支持对大规模的设计进行full-chip的hierarchical analysis，此外也可以同时对多个domain进行分析。

s   可以抽取IP的功耗模型，将其带入到顶层，完成soc的功耗signoff。

s   联合PKG工具，进行芯片+封装的协同评估。

（欲详细了解与交流，欢迎与我们联系！）